Un démultiplexeur est un circuit combinatoire à N+1 entrées et 2 N sorties. Les N entrées, appelées entrées d'adressage, permettent d'envoyer sur l'une des sorties la dernière entrée, appelée entrée de donnée. Un décodeur est un cas particulier dans lequel on relie l'entrée donnée du démultiplexeur à 1. Le décodeur est donc un circuit combinatoire à N entrées et 2 N sorties. Sélectionner une sortie grâce aux entrées d'adressage la fera passer de l'état 1 à l'état 0. Cas du démultiplexeur [ modifier | modifier le code] Table de vérité [ modifier | modifier le code] Table de vérité d'un démultiplexeur 2+1 vers 4. Les entrées sont C 1, C 0 et D 0, les sorties S 0, S 1, S 2, S 3. Multiplexeur démultiplexeur. Table de vérité C 1 C 0 D 0 S 0 S 1 S 2 S 3 0 1 Schéma logique [ modifier | modifier le code] Section vide Cas du décodeur [ modifier | modifier le code] Exemple de décodeur 2-vers-4 Table de vérité d'un décodeur 2 vers 4, les entrées sont C 1 C 0 et les sorties S 0, S 1, S 2, S 3. Ci-dessous, un décodeur à 2 entrées et 4 sorties.
Pour Sel=1 (simulation à droite), la cellule du haut est déconnectée, la cellule du bas relie In1 à la sortie. Simulation du multiplexeur La simulation utilise deux horloges préprogrammées avec des périodes bien différenciées: l'une est beaucoup plus rapide que l'autre. Lorsque Sel vaut 0, le signal clk1 est copié sur f, lorsque Sel vaut 1, c'est clk2 qui est copié sur f. Simulation du multiplexeur en utilisant 2 horloges différenciées Multiplexeur à n bits Le multiplexeur n vers 1 effectue la sélection d'une ligne d'entrée particulière parmi n lignes d'entrée. Multiplexer 2 vers 1 4. La figure ci-dessous illustre une implémentation possible du multiplexeur 8 en 1, basée sur un réseau de multiplexeurs élémentaires. L'horloge connectée à l'entrée In6 se retrouve en sortie si les 3 entrées du multiplexeur valent 0b110, soit la valeur 6 au clavier. Multiplexeur 8 vers 1 Une description comportementale du multiplexeur n-à-1 est donnée ci-dessous: Case (Sel) 0: f=In0; 1: f=In1; 2: f=In2; 3: f=In3; 4: f=In4; 5: f=In5; 6: f=In6; 7: f=In7; endcase Dans ce chapitre, vous avez conçu un multiplexeur élémentaire puis un multiplexeur à plusieurs entrées.
En effet, avec 2 entrées de commande, on peut former 2² = 4 combinaisons logiques distinctes pour différencier les 4 voies du multiplexeur. Un multiplexeur à 8 voies exigerait 3 entrées de commande puisque 2 3 = 8. Examinons le plus simple des multiplexeurs, celui à 2 voies. 3. - LE MULTIPLEXEUR A 2 VOIES La figure 25 donne le schéma symbolique et l'équivalent mécanique d'un multiplexeur à 2 voies. Suivant l'état de l'entrée de sélection A, la sortie S recopie soit l'entrée D0, soit l'entrée D1. Supposons que pour A = 0, S = D0 et que pour A = 1, S = D1. Nous en déduisons l'équation de S suivante: S = D0 + D1A Le réseau combinatoire de la figure 26 peut fournir le signal S. 3. - ANALYSE D'UN MULTIPLEXEUR À DEUX VOIES INTÉGRÉ: LE 74157 Le circuit intégré 74157 est un quadruple multiplexeur à 2 voies à entrée de sélection commune. L'entrée de validation ( STROBE), également commune, force les quatre sorties au niveau L quand elle est soumise au niveau H. LES COMPARATEURS BINAIRES - LES MULTIPLEXEURS. Le brochage et le schéma logique de ce circuit sont donnés à la figure 27.
Application mobile AliExpress Cherchez où et quand vous voulez! Numérisez ou cliquez ici pour télécharger
Sitemap | wwropasx.ru, 2024